Insinyur menggunakan berbagai metode untuk meminimalkan fungsi logika, dalam rangka untuk mengurangi kompleksitas sirkuit. Ketika kompleksitas kurang, sirkuit ini juga memiliki lebih sedikit kesalahan dan elektronik kurang, dan karena itu lebih murah.
Penyederhanaan yang paling banyak digunakan adalah algoritma minimisasi seperti pengecil Espresso logika heuristik dalam CAD sistem, meskipun secara historis, diagram keputusan biner , sebuah otomatis Quine-McCluskey algoritma , tabel kebenaran , Peta Karnaugh , dan aljabar Boolean telah digunakan.
Representasi sangat penting untuk merancang sebuah insinyur rangkaian digital. Beberapa metode analisis hanya bekerja dengan representasi tertentu.
Cara klasik untuk mewakili sirkuit digital dengan seperangkat setara dengan gerbang logika . Cara lain, seringkali dengan sedikit elektronik, adalah untuk membangun sebuah sistem yang setara dari switch elektronik (biasanya transistor ). Salah satu cara termudah adalah dengan hanya memiliki memori yang berisi tabel kebenaran. Input dimasukkan ke dalam alamat memori, dan output data dari memori menjadi output.
Untuk analisis otomatis, representasi ini memiliki format file digital yang dapat diproses oleh program komputer. Kebanyakan insinyur digital sangat berhati-hati untuk memilih program komputer ("alat") dengan format file yang kompatibel.
Untuk memilih representasi, insinyur mempertimbangkan jenis sistem digital. Kebanyakan sistem digital yang membagi menjadi "sistem kombinasional" dan "sistem sekuensial." Sebuah sistem kombinasional selalu menyajikan output yang sama ketika diberi input yang sama. Hal ini pada dasarnya merupakan representasi dari satu set fungsi logika, sebagaimana telah dibahas.
Sebuah sistem sekuensial adalah sistem kombinasional dengan beberapa output makan kembali sebagai masukan. Hal ini membuat mesin digital melakukan "urutan" operasi. Sistem sekuensial sederhana adalah mungkin flip flop , mekanisme yang mewakili biner digit atau " sedikit ".
Sistem sekuensial sering dirancang sebagai mesin negara . Dengan cara ini, insinyur dapat merancang perilaku kotor sistem, dan bahkan mengujinya dalam simulasi, tanpa mempertimbangkan semua rincian dari fungsi logika.
Sistem sekuensial membagi menjadi dua subkategori lagi. "Sinkron" sekuensial sistem negara perubahan sekaligus, ketika sebuah "jam" sinyal perubahan negara. "Asynchronous" sistem sekuensial menyebarkan perubahan setiap kali input berubah. Sistem sekuensial sinkron terbuat dari baik ditandai sirkuit asynchronous seperti sandal jepit, yang berubah hanya ketika perubahan jam, dan yang telah dirancang dengan cermat margin waktu.
Cara biasa untuk menerapkan mesin negara sekuensial sinkron untuk membaginya menjadi sepotong logika kombinasional dan satu set sandal jepit yang disebut "negara mendaftar." Setiap kali sinyal kutu jam, daftar negara menangkap umpan balik yang dihasilkan dari keadaan sebelumnya dari logika kombinasional, dan umpan kembali sebagai masukan berubah ke bagian kombinasional dari mesin negara. Tingkat tercepat dari jam diatur oleh perhitungan logika memakan waktu yang paling dalam logika kombinasional.
Register negara hanya representasi dari bilangan biner. Jika negara-negara di mesin negara dinomori (mudah untuk mengatur), fungsi logika adalah beberapa logika kombinasional yang menghasilkan jumlah negara berikutnya.
Sebagai perbandingan, sistem asynchronous sangat sulit untuk desain karena semua negara mungkin, di semua timing yang mungkin harus dipertimbangkan. Metode yang biasa adalah untuk membangun sebuah tabel dari waktu minimum dan maksimum yang tiap negara bisa eksis, dan kemudian menyesuaikan sirkuit untuk meminimalkan jumlah negara-negara seperti, dan memaksa sirkuit untuk secara berkala menunggu untuk semua bagian untuk memasukkan kompatibel negara (ini disebut "self-resynchronization"). Tanpa desain yang cermat seperti itu, mudah untuk sengaja menghasilkan asynchronous logika yang "tidak stabil", yaitu, elektronik riil akan memiliki hasil yang tak terduga karena keterlambatan kumulatif yang disebabkan oleh variasi kecil dalam nilai-nilai dari komponen-komponen elektronik. Sirkuit tertentu (seperti sinkronisasi sandal jepit, beralih debouncers , arbiter , dan sejenisnya yang memungkinkan sinyal sinkron eksternal untuk memasuki sirkuit logika sinkron) secara inheren asynchronous dalam desain mereka dan harus dianalisis seperti itu.
Pada tahun 2005, hampir semua mesin digital desain sinkron karena jauh lebih mudah untuk membuat dan memverifikasi desain-sinkron perangkat lunak saat ini digunakan untuk mensimulasikan mesin digital tidak lagi menangani desain asinkron. Namun, logika asynchronous dianggap unggul, jika dapat dibuat untuk bekerja, karena kecepatan adalah tidak dibatasi oleh jam yang sewenang-wenang, melainkan berjalan pada kecepatan maksimum gerbang logikanya. Membangun sirkuit asynchronous menggunakan bagian lebih cepat membuat sirkuit yang lebih cepat.
Banyak sistem digital adalah data mesin aliran. Ini biasanya dirancang menggunakan sinkron logika mentransfer mendaftar , menggunakan bahasa deskripsi hardware seperti VHDL atau Verilog .
Dalam logika mentransfer mendaftar, biner nomor disimpan dalam kelompok sandal jepit disebut register . Output dari masing-masing mendaftar bundel kabel yang disebut " bus "yang membawa nomor itu untuk perhitungan lain. Perhitungan adalah hanya sepotong logika kombinasional. Setiap perhitungan juga memiliki bus output, dan ini dapat dihubungkan ke input dari register beberapa. Kadang-kadang mendaftar akan memiliki multiplekser pada masukan, sehingga dapat menyimpan nomor dari salah satu dari beberapa bus. Atau, output dari beberapa item dapat dihubungkan ke bus melalui buffer yang dapat mematikan output dari semua perangkat kecuali satu. Sebuah mesin negara sekuensial kontrol ketika mendaftarkan masing-masing menerima data baru dari input.
Pada 1980-an, beberapa peneliti menemukan bahwa hampir semua sinkron mendaftar transfer mesin dapat dikonversi untuk desain asinkron dengan menggunakan pertama-di-pertama-keluar logika sinkronisasi. Dalam skema ini, mesin digital dicirikan sebagai seperangkat arus data. Dalam setiap langkah aliran, asynchronous "sinkronisasi sirkuit" menentukan ketika output dari langkah yang sah, dan menyajikan sinyal yang mengatakan, "ambil data" ke tahap yang menggunakan input tahap itu. Ternyata hanya beberapa sirkuit sinkronisasi diperlukan relatif sederhana.
Yang paling umum-tujuan transfer mendaftar logika adalah mesin komputer . Ini pada dasarnya adalah otomatis biner sempoa . Para unit kontrol komputer biasanya dirancang sebagai microprogram dijalankan oleh microsequencer . Microprogram adalah seperti roll-pemain piano. Setiap entri tabel atau "kata" dari microprogram perintah keadaan setiap bit yang mengontrol komputer. Sequencer kemudian menghitung, dan menghitung alamat memori atau mesin logika kombinasional yang berisi microprogram. Bit dari microprogram yang mengontrol unit aritmatika logika , memori dan bagian lain dari komputer, termasuk microsequencer sendiri.
Dengan cara ini, tugas kompleks merancang kontrol dari sebuah komputer adalah dikurangi menjadi tugas sederhana pemrograman koleksi mesin logika yang lebih sederhana.
Arsitektur komputer adalah aktivitas rekayasa khusus yang mencoba untuk mengatur register, logika perhitungan, bus dan bagian lain dari komputer dengan cara yang terbaik untuk beberapa tujuan. Arsitek komputer telah menerapkan sejumlah besar kecerdikan untuk desain komputer untuk mengurangi biaya dan meningkatkan kecepatan dan kekebalan terhadap kesalahan pemrograman komputer. Tujuan semakin umum adalah untuk mengurangi daya yang digunakan dalam sistem komputer bertenaga baterai, seperti telepon sel. Banyak arsitek komputer melayani magang diperpanjang microprogrammers.
"Komputer khusus" biasanya sebuah komputer konvensional dengan microprogram tujuan khusus.
Tidak ada komentar:
Posting Komentar